Layoutabhängige Fehleranalyse und Testsynthese integrierter CMOS Schaltungen

An edition of Layoutabhängige Fehleranalyse und Testsynthese integrierter CMOS Schaltungen (1990)

Layoutabhängige Fehleranalyse und Testsynthese integrierter CMOS Schaltungen

By Marcel Jacomet

0 (0 Ratings)

0 Want to read0 Currently reading0 Have read

Publish Date

1990

Publisher

Language

ger

Pages

271

Description:

subjects: Data processing, Design and construction, Digital integrated circuits, Fault tolerance, Integrated circuits, Metal oxide semiconductors, Testing